order_bg

Produkte

DS90UB914ATRHSRQ1 Original brandneues QFN DS90UB914ATRHSRQ1 mit der Bitte des Verkäufers, das Angebot erneut zu validieren

kurze Beschreibung:

Das DS90UB914A-Q1-Gerät bietet eine FPD-Link III-Schnittstelle mit einem Hochgeschwindigkeits-Vorwärtskanal und einem bidirektionalen Steuerkanal für die Datenübertragung über ein einzelnes Koaxialkabel oder Differentialpaar.Das DS90UB914A-Q1-Gerät umfasst differenzielle Signalisierung sowohl auf den Hochgeschwindigkeits-Vorwärtskanal- als auch auf den bidirektionalen Steuerkanal-Datenpfaden.Der Deserialisierer ist für Verbindungen zwischen Bildgebern und Videoprozessoren in einer ECU (Electronic Control Unit) vorgesehen.Dieses Gerät ist ideal für die Ansteuerung von Videodaten geeignet, die eine Pixeltiefe von bis zu 12 Bit sowie zwei Synchronisationssignale zusammen mit einem bidirektionalen Steuerkanalbus erfordern.


Produktdetail

Produkt Tags

Produkteigenschaften

TYP BESCHREIBUNG WÄHLEN
Kategorie Integrierte Schaltkreise (ICs)

Schnittstelle

Serialisierer, Deserialisierer

 

 

 

Hersteller Texas Instruments  
Serie Automobil, AEC-Q100  
Paket Tape & Reel (TR)

Schnittband (CT)

Digi-Reel®

 

 

 

Produktstatus Aktiv  
Funktion Deserialisierer  
Datenrate 1,4 Gbit/s  
Eingabetyp FPD-Link III, LVDS  
Ausgabetyp LVCMOS  
Anzahl der Eingänge 1  
Anzahl der Ausgänge 12  
Spannungsversorgung 1,71 V ~ 3,6 V  
Betriebstemperatur -40°C ~ 105°C (TA)  
Befestigungsart Oberflächenmontage  
Paket/Koffer 48-WFQFN freiliegendes Pad  
Gerätepaket des Lieferanten 48-WQFN (7x7)  
Basisproduktnummer DS90UB914  
SPQ 1000 Stück  

 

Ein Serializer/Deserializer (SerDes) ist ein Paar Funktionsblöcke, die üblicherweise in der Hochgeschwindigkeitskommunikation verwendet werden, um begrenzte Ein-/Ausgaben auszugleichen.Diese Blöcke konvertieren Daten zwischen seriellen Daten und parallelen Schnittstellen in jede Richtung.Der Begriff „SerDes“ bezieht sich allgemein auf Schnittstellen, die in verschiedenen Technologien und Anwendungen verwendet werden.Der Hauptzweck eines SerDes besteht darin, die Datenübertragung über eine einzelne Leitung oder ein Kabel bereitzustellenDifferentialpaarum die Anzahl der I/O-Pins und Verbindungen zu minimieren.

 

Die grundlegende SerDes-Funktion besteht aus zwei Funktionsblöcken: dem Parallel In Serial Out (PISO)-Block (auch bekannt als Parallel-zu-Seriell-Konverter) und dem Serial In Parallel Out (SIPO)-Block (auch bekannt als Seriell-zu-Parallel-Konverter).Es gibt 4 verschiedene SerDes-Architekturen: (1) Parallel Clock SerDes, (2) Embedded Clock SerDes, (3) 8b/10b SerDes, (4) Bit interleaved SerDes.

Der PISO-Block (Parallel Input, Serial Output) verfügt typischerweise über einen parallelen Takteingang, einen Satz Dateneingangsleitungen und Eingangsdaten-Latches.Es kann eine interne oder externe Funktion verwendenPhasenregelkreis (PLL)um den eingehenden parallelen Takt auf die serielle Frequenz zu vervielfachen.Die einfachste Form des PISO hat eine SingleSchieberegisterDieser empfängt die parallelen Daten einmal pro parallelem Takt und verschiebt sie mit der höheren seriellen Taktrate heraus.Implementierungen können auch a verwendendoppelt gepuffertRegistrieren Sie sich, um dies zu vermeidenMetastabilitätbeim Übertragen von Daten zwischen Taktdomänen.

Der SIPO-Block (Serial Input, Parallel Output) verfügt typischerweise über einen Empfangstaktausgang, einen Satz Datenausgangsleitungen und Ausgangsdaten-Latches.Der Empfangstakt wurde möglicherweise von der seriellen Schnittstelle aus den Daten wiederhergestelltWiederherstellung der UhrTechnik.Allerdings verwenden SerDes, die keinen Takt übertragen, einen Referenztakt, um die PLL auf die richtige Tx-Frequenz zu fixieren und so niedrige Frequenzen zu vermeidenharmonische Frequenzenvorhanden in derDatenstrom.Der SIPO-Block teilt dann den eingehenden Takt auf die Parallelrate herunter.Implementierungen verfügen typischerweise über zwei Register, die als Doppelpuffer verbunden sind.Ein Register dient zum Takten des seriellen Streams und das andere zum Speichern der Daten für die langsamere, parallele Seite.

Einige SerDes-Typen umfassen Kodierungs-/Dekodierungsblöcke.Der Zweck dieser Codierung/Decodierung besteht typischerweise darin, der Rate von Signalübergängen zumindest statistische Grenzen zu setzen, um eine einfachere Verarbeitung zu ermöglichenWiederherstellung der Uhrim Empfänger, bereitzustellenRahmen, und bereitzustellenDC-Balance.

Funktionen für den DS90UB914A-Q1

  • Qualifiziert für Automobilanwendungen AEC-Q10025-MHz bis 100-MHz-Eingangspixeltaktunterstützung
    • Gerätetemperaturklasse 2: –40℃ bis +105℃ Umgebungsbetriebstemperaturbereich
    • Geräte-HBM-ESD-Klassifizierungsstufe ±8 kV
    • Geräte-CDM-ESD-Klassifizierungsstufe C6
  • Programmierbare Datennutzlast: Kontinuierlicher bidirektionaler Steuerschnittstellenkanal mit geringer Latenz und I2C-Unterstützung bei 400 kHz
    • 10-Bit-Nutzlast bis zu 100 MHz
    • 12-Bit-Nutzlast bis zu 75 MHz
  • 2:1-Multiplexer zur Auswahl zwischen zwei Eingangsbildern
  • Kann mehr als 15 m lange Koaxialkabel oder 20 m lange geschirmte Twisted-Pair-Kabel aufnehmen
  • Robuster Power-Over-Coaxial (PoC)-Betrieb
  • Der Empfangsentzerrer passt sich automatisch an Änderungen der Kabeldämpfung an
  • LOCK-Ausgangsmeldepin und @SPEED BIST-Diagnosefunktion zur Validierung der Verbindungsintegrität
  • Einzelne Stromversorgung mit 1,8 V
  • ISO 10605 und IEC 61000-4-2 ESD-konform
  • EMI/EMV-Minderung mit programmierbarem Spread Spectrum (SSCG) und gestaffelten Empfängerausgängen

Beschreibung für den DS90UB914A-Q1

Das DS90UB914A-Q1-Gerät bietet eine FPD-Link III-Schnittstelle mit einem Hochgeschwindigkeits-Vorwärtskanal und einem bidirektionalen Steuerkanal für die Datenübertragung über ein einzelnes Koaxialkabel oder Differentialpaar.Das DS90UB914A-Q1-Gerät umfasst differenzielle Signalisierung sowohl auf den Hochgeschwindigkeits-Vorwärtskanal- als auch auf den bidirektionalen Steuerkanal-Datenpfaden.Der Deserialisierer ist für Verbindungen zwischen Bildgebern und Videoprozessoren in einer ECU (Electronic Control Unit) vorgesehen.Dieses Gerät ist ideal für die Ansteuerung von Videodaten geeignet, die eine Pixeltiefe von bis zu 12 Bit sowie zwei Synchronisationssignale zusammen mit einem bidirektionalen Steuerkanalbus erfordern.

Der Deserialisierer verfügt über einen Multiplexer, der die Auswahl zwischen zwei Eingangs-Imagern ermöglicht, von denen jeweils einer aktiv ist.Der primäre Videotransport wandelt 10-Bit- oder 12-Bit-Daten in einen einzelnen seriellen Hochgeschwindigkeitsstrom um, zusammen mit einem separaten bidirektionalen Steuerkanaltransport mit geringer Latenz, der Steuerinformationen von einem I2C-Port akzeptiert und unabhängig von der Video-Austastzeit ist.

Die Verwendung der eingebetteten Takttechnologie von TI ermöglicht eine transparente Vollduplex-Kommunikation über ein einzelnes Differenzialpaar, das asymmetrisch-bidirektionale Steuerkanalinformationen überträgt.Dieser einzelne serielle Strom vereinfacht die Übertragung eines breiten Datenbusses über Leiterbahnen und Kabel auf der Leiterplatte, indem er die Skew-Probleme zwischen parallelen Daten- und Taktpfaden beseitigt.Dies spart erheblich Systemkosten, indem die Datenpfade schmaler werden, was wiederum die Leiterplattenschichten, die Kabelbreite sowie die Steckergröße und Stifte reduziert.Darüber hinaus bieten die Deserializer-Eingänge eine adaptive Entzerrung, um Medienverluste über größere Entfernungen auszugleichen.Zur Unterstützung AC-gekoppelter Verbindungen wird eine interne DC-symmetrische Kodierung/Dekodierung verwendet.


  • Vorherige:
  • Nächste:

  • Schreiben Sie hier Ihre Nachricht und senden Sie sie an uns