(Elektronische Komponenten) 5V927PGGI8

Produkteigenschaften

Dokumente und Medien

Umwelt- und Exportklassifizierungen

Zusätzliche Ressourcen

Produktdetails
24-BIT DIGITALER SIGNALPROZESSOR

Der Motorola DSP56307, ein Mitglied der DSP56300-Familie programmierbarer digitaler Signalprozessoren (DSPs), unterstützt drahtlose Infrastrukturanwendungen mit allgemeinen Filtervorgängen.Der On-Chip-Enhanced-Filter-Coprozessor (EFCOP) verarbeitet Filteralgorithmen parallel zum Kernbetrieb und erhöht so die Gesamtleistung und -effizienz des DSP.Wie die anderen Familienmitglieder verwendet der DSP56307 eine leistungsstarke Engine mit einem Taktzyklus pro Befehl (codekompatibel mit der beliebten DSP56000-Kernfamilie von Motorola), einen Barrel-Shifter, 24-Bit-Adressierung, einen Befehlscache usw ein Controller für direkten Speicherzugriff, wie in Abbildung 1. Der DSP56307 bietet eine Leistung von 100 Millionen Befehlen (MIPS) pro Sekunde unter Verwendung eines internen 100-MHz-Takts mit 2,5-Volt-Kern und unabhängiger 3,3-Volt-Eingangs-/Ausgangsleistung.

Überblick
Unter Verwendung der spaltenbasierten ASMBL-Architektur (Advanced Silicon Modular Block) der zweiten Generation enthält der XC5VLX330T-3FFG1738I fünf verschiedene Plattformen (Unterfamilien), die größte Auswahl aller FPGA-Familien.Jede Plattform verfügt über ein anderes Funktionsverhältnis, um den Anforderungen einer Vielzahl fortschrittlicher Logikdesigns gerecht zu werden.Neben der fortschrittlichsten Hochleistungs-Logikstruktur enthalten XC5VLX330T-3FFG1738I-FPGAs viele Blöcke auf Hard-IP-Systemebene, darunter leistungsstarke 36-Kbit-Block-RAM/FIFOs, 25 x 18 DSP-Slices der zweiten Generation, Select IO-Technologie mit integrierter in digital gesteuerter Impedanz, quellensynchronen Chip-Sync-Schnittstellenblöcken, Systemüberwachungsfunktionalität,

MERKMALE
Hochleistungsfähiger DSP56300-Kern
● 100 Millionen Anweisungen pro Sekunde (MIPS) mit einem 100-MHz-Takt bei 2,5 V Kern und 3,3 VI/O
● Objektcode kompatibel mit dem DSP56000-Kern
● Hochparalleler Befehlssatz
● Daten-Arithmetik-Logik-Einheit (ALU)
- Vollständig gepipelineter paralleler 24 x 24-Bit-Multiplikator-Akkumulator
- 56-Bit-Parallel-Barrel-Shifter (schnelle Verschiebung und Normalisierung; Bitstrom-Erzeugung und -Analyse)
- Bedingte ALU-Anweisungen
- 24-Bit- oder 16-Bit-Arithmetikunterstützung unter Softwaresteuerung
● Programmsteuereinheit (PCU)
- Unterstützung für Positionsunabhängigen Code (PIC).
- Für DSP-Anwendungen optimierte Adressierungsmodi (einschließlich sofortiger Offsets)
- On-Chip-Anweisungs-Cache-Controller
- Speichererweiterbarer On-Chip-Hardware-Stack
- Verschachtelte Hardware-DO-Schleifen
- Schnelle Auto-Return-Interrupts
● Direkter Speicherzugriff (DMA)
- Sechs DMA-Kanäle, die interne und externe Zugriffe unterstützen
- Ein-, zwei- und dreidimensionale Übertragungen (einschließlich Ringpufferung)
- Interrupts am Ende der Blockübertragung
- Triggerung über Interrupt-Leitungen und alle Peripheriegeräte
● Phasenregelkreis (PLL)
- Ermöglicht die Änderung des niedrigen Leistungsteilerfaktors (DF) ohne Verlust der Sperre
- Ausgangstakt mit Skew-Beseitigung
● Unterstützung für Hardware-Debugging
- On-Chip-Emulationsmodul (On CE).
- Joint Test Action Group (JTAG) Test Access Port (TAP)
- Der Adress-Trace-Modus spiegelt interne Programm-RAM-Zugriffe am externen Port wider