Logik & Flip-Flops-SN74LVC74APWR

FlipflopUndVerriegelnsind übliche digitale elektronische Geräte mit zwei stabilen Zuständen, die zum Speichern von Informationen verwendet werden können, und ein Flip-Flop oder Latch kann 1 Bit an Informationen speichern.

Flip-Flop (abgekürzt als FF), auch als bistabiles Gatter oder bistabiles Flip-Flop bekannt, ist eine digitale Logikschaltung, die in zwei Zuständen arbeiten kann.Flipflops bleiben in ihrem Zustand, bis sie einen Eingangsimpuls, auch Trigger genannt, empfangen.Wenn ein Eingangsimpuls empfangen wird, ändert der Flip-Flop-Ausgang seinen Zustand gemäß den Regeln und bleibt dann in diesem Zustand, bis ein weiterer Trigger empfangen wird.

Der Latch reagiert empfindlich auf den Impulspegel und ändert seinen Zustand unter dem Pegel des Taktimpulses. Der Latch ist eine pegelgesteuerte Speichereinheit, und die Aktion der Datenspeicherung hängt nur dann vom Pegelwert des Eingangssignals ab, wenn sich der Latch im Zustand befindet Im Aktivierungszustand ändert sich die Ausgabe mit der Dateneingabe.Der Unterschied zwischen Latch und Flip-Flop besteht darin, dass Daten nicht zwischengespeichert werden. Das Signal am Ausgang ändert sich mit dem Eingangssignal, genau wie das Signal, das einen Puffer durchläuft.Sobald das Latch-Signal als Latch fungiert, werden die Daten gesperrt und das Eingangssignal funktioniert nicht.Ein Latch wird auch als transparenter Latch bezeichnet, was bedeutet, dass der Ausgang für den Eingang transparent ist, wenn er nicht gelatcht ist.

Der Unterschied zwischen Latch und Flip-Flop
Latch und Flip-Flop sind binäre Speichergeräte mit Speicherfunktion, die zu den Grundgeräten für den Aufbau verschiedener Timing-Logikschaltungen gehören.Der Unterschied besteht darin: Der Latch bezieht sich auf alle seine Eingangssignale. Wenn sich das Eingangssignal ändert, gibt es keinen Taktanschluss.Das Flip-Flop wird von der Uhr gesteuert. Erst wenn die Uhr ausgelöst wird, um den aktuellen Eingang abzutasten, wird der Ausgang generiert.Da sowohl Latch als auch Flip-Flop eine Timing-Logik sind, bezieht sich der Ausgang natürlich nicht nur auf den aktuellen Eingang, sondern auch auf den vorherigen Ausgang.

1. Der Latch wird durch den Pegel ausgelöst, nicht durch die synchrone Steuerung.DFF wird durch Taktflanke und synchrone Steuerung ausgelöst.

2、Latch reagiert empfindlich auf den Eingangspegel und wird durch die Verdrahtungsverzögerung beeinflusst, sodass es schwierig ist sicherzustellen, dass der Ausgang keine Grate erzeugt.Bei DFF ist die Wahrscheinlichkeit geringer, dass Grate entstehen.

3. Wenn Sie Gate-Schaltkreise zum Aufbau von Latch und DFF verwenden, verbraucht Latch weniger Gate-Ressourcen als DFF, was für Latch einen besseren Platz als DFF darstellt.Daher ist die Integration der Verwendung von Latch in ASIC höher als bei DFF, aber das Gegenteil ist in FPGA der Fall, da es in FPGA keine Standard-Latch-Einheit, sondern eine DFF-Einheit gibt und ein LATCH mehr als eine LE benötigt, um realisiert zu werden.Der Latch wird durch den Pegel ausgelöst, was einem Freigabeende entspricht, und nach der Aktivierung (zum Zeitpunkt des Freigabepegels) entspricht er einem Draht, der sich mit dem Ausgang ändert.Im nicht aktivierten Zustand bleibt das ursprüngliche Signal erhalten, was im Flip-Flop sichtbar ist. Tatsächlich ist Latch oft kein Ersatz für ff.

4. Latch wird zu einer äußerst komplexen statischen Timing-Analyse.

5, derzeit wird Latch nur in High-End-Schaltkreisen wie der P4-CPU von Intel verwendet.Das FPGA verfügt über eine Latch-Einheit. Die Registereinheit kann als Latch-Einheit konfiguriert werden. Im Xilinx v2p-Handbuch wird sie als Register-/Latch-Einheit konfiguriert. Der Anhang ist ein Xilinx-Half-Slice-Strukturdiagramm.Andere Modelle und Hersteller von FPGAs gingen nicht zur Überprüfung.- Persönlich denke ich, dass Xilinx in der Lage ist, Altera direkt zuzuordnen, was möglicherweise schwieriger ist, und es ist einfacher, dies mit einigen LE zu tun. Allerdings kann Xilinx nicht jedes Slice-Gerät so konfigurieren, dass die einzige DDR-Schnittstelle von Altera über eine spezielle Latch-Einheit verfügt, im Allgemeinen nur Bei der Verriegelungskonstruktion wird eine Hochgeschwindigkeitsschaltung verwendet.Alteras LE verfügt über keine Latch-Struktur. Überprüfen Sie SP3 und SP2E und überprüfen Sie andere nicht. Das Handbuch besagt, dass diese Konfiguration unterstützt wird.Der Wangdian-Ausdruck über Altera ist richtig. Alteras FF kann nicht für Latch konfiguriert werden, sondern verwendet eine Nachschlagetabelle, um Latch zu implementieren.

Die allgemeine Konstruktionsregel lautet: Vermeiden Sie bei den meisten Konstruktionen eine Verriegelung.Es ermöglicht Ihnen, das Timing zu entwerfen, und es ist sehr versteckt und kann von Nicht-Veteranen nicht gefunden werden.Riegel Die größte Gefahr besteht darin, Grate nicht zu filtern.Dies ist äußerst gefährlich für die nächste Ebene der Rennstrecke.Solange Sie den D-Flip-Flop-Platz nutzen können, verwenden Sie daher keinen Latch.