Neue Original XQR17V16CC44V Spot Stock FPGA Field Programmable Gate Array Logic Ic Chip Integrierte Schaltkreise

Xilinx stellt die strahlungsgehärteten QML-Konfigurations-PROMs der Serie QPro™Der XQR17V16CC44V ist ein 3,3-V-Gerät mit einer Speicherkapazität von 16 MB und kann entweder im seriellen oder byteweiten Modus betrieben werden.für ein vereinfachtes Blockdiagramm der XQR17V16-Gerätearchitektur.

Wenn sich das FPGA im Master Serial-Modus befindet, generiert es einen Konfigurationstakt, der das PROM antreibt.Eine kurze Zugriffszeit nach der steigenden Taktflanke erscheinen Daten auf dem PROM DATA-Ausgangspin, der mit dem FPGA-DIN-Pin verbunden ist.Das FPGA generiert die entsprechende Anzahl an Taktimpulsen, um die Konfiguration abzuschließen.Nach der Konfiguration wird das PROM deaktiviert.Wenn sich das FPGA im Slave Serial-Modus befindet, müssen sowohl das PROM als auch das FPGA durch ein eingehendes Signal getaktet werden.

Wenn sich das FPGA im Master-SelectMAP-Modus befindet, generiert es den Konfigurationstakt, der das PROM und das FPGA antreibt.Nach der steigenden CCLK-Flanke stehen Daten an den DATA-Pins (D0–D7) des PROMs zur Verfügung.Die Daten werden mit der folgenden steigenden Flanke des CCLK in den FPGA getaktet.Wenn sich das FPGA im Slave-SelectMAP-Modus befindet, müssen sowohl das PROM als auch das FPGA durch ein eingehendes Signal getaktet werden.Zur Ansteuerung des CCLK kann ein freilaufender Oszillator verwendet werden.Mehrere Geräte können verkettet werden, indem der CEO-Ausgang verwendet wird, um den CE-Eingang des folgenden Geräts anzusteuern.Die Clock-Eingänge und die DATA-Ausgänge aller PROMs in dieser Kette sind miteinander verbunden.Alle Geräte sind kompatibel und können mit anderen Familienmitgliedern kaskadiert werden.Für die Geräteprogrammierung kompiliert entweder die Software Xilinx ISE Foundation oder ISE WebPACK die FPGA-Designdatei in ein Standard-Hex-Format, das dann an die meisten kommerziellen PROM-Programmierer übertragen wird.

Merkmale
• Latch-up-Immunität gegen LET >120 MeV/cm2/mg
• Garantierter TID von 50 kRad(Si) gemäß Spezifikation 1019.5
• Hergestellt auf epitaktischem Substrat
• 16 Mbit Speicherkapazität
• Garantierter Betrieb über den gesamten militärischen Temperaturbereich: –55 °C bis +125 °C
• Einmalig programmierbarer (OTP) Nur-Lese-Speicher zum Speichern von Konfigurationsbitströmen von Xilinx-FPGA-Geräten
• Duale Konfigurationsmodi
♦ Serielle Konfiguration (bis zu 33 Mbit/s)
♦ Parallel (bis zu 264 Mbit/s bei 33 MHz)
• Einfache Schnittstelle zu den Xilinx QPro FPGAs
• Kaskadierbar zur Speicherung längerer oder mehrerer Bitströme
• Programmierbare Reset-Polarität (aktiv High oder aktiv Low) für Kompatibilität mit verschiedenen FPGA-Lösungen
• CMOS-Floating-Gate-Prozess mit geringem Stromverbrauch
• 3,3V Versorgungsspannung
• Erhältlich in CK44-Keramikgehäusen(1)
• Programmierunterstützung durch führende Programmiererhersteller
• Designunterstützung mit den Softwarepaketen ISE Foundation oder ISE WebPACK
• Garantierte Datenaufbewahrung über die gesamte Lebensdauer von 20 Jahren
Programmierung
Die Geräte können auf Programmiergeräten von Xilinx oder qualifizierten Drittanbietern programmiert werden.Der Benutzer muss sicherstellen, dass der entsprechende Programmieralgorithmus und die neueste Version der Programmiersoftware verwendet werden.Die falsche Wahl kann das Gerät dauerhaft beschädigen.
Beschreibung
• Latch-up-Immunität gegen LET >120 MeV/cm2/mg
• Garantierter TID von 50 kRad(Si) gemäß Spezifikation 1019.5
• Hergestellt auf epitaktischem Substrat
• 16 Mbit Speicherkapazität
• Garantierter Betrieb über den gesamten militärischen Temperaturbereich: –55 °C bis +125 °C
• Einmalig programmierbarer (OTP) Nur-Lese-Speicher zum Speichern von Konfigurationsbitströmen von Xilinx-FPGA-Geräten
• Duale Konfigurationsmodi
♦ Serielle Konfiguration (bis zu 33 Mbit/s)
♦ Parallel (bis zu 264 Mbit/s bei 33 MHz)
• Einfache Schnittstelle zu den Xilinx QPro FPGAs
• Kaskadierbar zur Speicherung längerer oder mehrerer Bitströme
• Programmierbare Reset-Polarität (aktiv High oder aktiv).
Niedrig) für Kompatibilität mit verschiedenen FPGA-Lösungen
• CMOS-Floating-Gate-Prozess mit geringem Stromverbrauch
• 3,3V Versorgungsspannung
• Erhältlich in CK44-Keramikgehäusen(1)
• Programmierunterstützung durch führenden Programmierer
Hersteller
• Designunterstützung mit der ISE Foundation oder ISE
WebPACK-Softwarepakete
• Garantierte Datenaufbewahrung über die gesamte Lebensdauer von 20 Jahren