(Neu & Original) Auf Lager 3S200A-4FTG256C IC Chip XC3S200A-4FTG256C

Produkteigenschaften

 Feldprogrammierbares Gate-Array

 AFeldprogrammierbares Gate-Array(FPGA) ist einIntegrierter SchaltkreisEntwickelt, um nach der Herstellung von einem Kunden oder Designer konfiguriert zu werden – daher der BegriffFeldprogrammierbar.Die FPGA-Konfiguration wird im Allgemeinen mit a angegebenHardware-Beschreibungssprache(HDL), ähnlich dem, das für an verwendet wirdanwendungsspezifischer integrierter Schaltkreis(ASIC).Schaltplänewurden früher zur Angabe der Konfiguration verwendet, was aber aufgrund der Einführung von immer seltener vorkommtAutomatisierung des elektronischen DesignsWerkzeuge.

FPGAs enthalten ein Array vonprogrammierbar Logikblöckeund eine Hierarchie rekonfigurierbarer Verbindungen, die es ermöglichen, Blöcke miteinander zu verbinden.Logikblöcke können für komplexe Aufgaben konfiguriert werdenkombinatorische Funktionen, oder so einfach handelnLogikgatterwieUNDUndXOR.In den meisten FPGAs sind auch Logikblöcke enthaltenSpeicherelemente, was einfach sein kannFlip-Flopsoder vollständigere Speicherblöcke.^[1]Viele FPGAs können umprogrammiert werden, um andere zu implementierenLogikfunktionen, was Flexibilität ermöglichtrekonfigurierbares Rechnenwie durchgeführt inComputer Software.

FPGAs spielen dabei eine bemerkenswerte RolleEingebettetes SystemEntwicklung aufgrund ihrer Fähigkeit, die Systemsoftwareentwicklung gleichzeitig mit der Hardware zu starten, Systemleistungssimulationen in einer sehr frühen Phase der Entwicklung zu ermöglichen und verschiedene Systemversuche und Entwurfsiterationen vor der Fertigstellung der Systemarchitektur zu ermöglichen.^[2]

Geschichte[bearbeiten]

Die FPGA-Industrie entstand darausprogrammierbarer Nur-Lese-Speicher(PROM) undprogrammierbare Logikgeräte(PLDs).Sowohl PROMs als auch PLDs hatten die Möglichkeit, in Chargen in einer Fabrik oder vor Ort programmiert zu werden (feldprogrammierbar).^[3]

Alterawurde 1983 gegründet und lieferte 1984 das erste umprogrammierbare Logikgerät der Branche aus – den EP300 –, dessen Gehäuse über ein Quarzfenster verfügte, das es Benutzern ermöglichte, eine UV-Lampe auf den Chip zu richten, um das zu löschenEPROMZellen, die die Gerätekonfiguration enthielten.^[4]

Xilinxproduzierte das erste kommerziell nutzbare feldprogrammierbare GerätGate-Arrayim Jahr 1985^[3]– der XC2064.^[5]Der XC2064 verfügte über programmierbare Gatter und programmierbare Verbindungen zwischen den Gattern, den Beginn einer neuen Technologie und eines neuen Marktes.^[6]Der XC2064 hatte 64 konfigurierbare Logikblöcke (CLBs) mit zwei Drei-EingängenNachschlagetabellen(LUTs).^[7]

Im Jahr 1987 wurde dieNaval Surface Warfare Centerfinanzierte ein von Steve Casselman vorgeschlagenes Experiment zur Entwicklung eines Computers, der 600.000 umprogrammierbare Gatter implementieren würde.Casselman war erfolgreich und 1992 wurde ein Patent für das System erteilt.^[3]

Altera und Xilinx blieben unangefochten bestehen und wuchsen von 1985 bis Mitte der 1990er Jahre schnell, als Konkurrenten aufkamen und einen erheblichen Teil ihres Marktanteils verloren.Bis 1993 war Actel (heuteMikrosemi) bediente rund 18 Prozent des Marktes.^[6]

Die 1990er Jahre waren eine Zeit des schnellen Wachstums für FPGAs, sowohl in Bezug auf die Komplexität der Schaltungen als auch im Hinblick auf das Produktionsvolumen.In den frühen 1990er Jahren wurden FPGAs hauptsächlich in verwendetTelekommunikationUndVernetzung.Bis zum Ende des Jahrzehnts fanden FPGAs ihren Weg in Verbraucher-, Automobil- und Industrieanwendungen.^[8]

Im Jahr 2013 repräsentierten Altera (31 Prozent), Actel (10 Prozent) und Xilinx (36 Prozent) zusammen etwa 77 Prozent des FPGA-Marktes.^[9]

Unternehmen wie Microsoft haben damit begonnen, FPGAs zu verwenden, um hochleistungsfähige, rechenintensive Systeme (wie dasDaten Centerdie ihre betreibenBing-Suchmaschine), aufgrund derLeistung pro WattVorteile, die FPGAs bieten.^[10]Microsoft begann, FPGAs zu verwendenbeschleunigenBing begann 2014 und 2018 mit der Bereitstellung von FPGAs für andere Rechenzentrums-WorkloadsAzurblau Cloud ComputingPlattform.^[11]

Die folgenden Zeitleisten zeigen Fortschritte in verschiedenen Aspekten des FPGA-Designs:

Tore

• 1987: 9.000 Tore, Xilinx^[6]
• 1992: 600.000, Marine-Oberflächenkriegsabteilung^[3]
• Anfang der 2000er Jahre: Millionen^[8]
• 2013: 50 Millionen, Xilinx^[12]

Marktgröße

• 1985: Erstes kommerzielles FPGA: Xilinx XC2064^[5][6]
• 1987: 14 Millionen US-Dollar^[6]
• C.1993: >385 Millionen US-Dollar^{[6][Verifizierung fehlgeschlagen]}
• 2005: 1,9 Milliarden US-Dollar^[13]
• Schätzungen für 2010: 2,75 Milliarden US-Dollar^[13]
• 2013: 5,4 Milliarden US-Dollar^[14]
• Schätzung für 2020: 9,8 Milliarden US-Dollar^[14]

Design beginnt

ADesignbeginnist ein neues kundenspezifisches Design für die Implementierung auf einem FPGA.

• 2005: 80.000^[15]
• 2008: 90.000^[16]

Design[bearbeiten]

Moderne FPGAs verfügen über große RessourcenLogikgatterund RAM-Blöcke zur Implementierung komplexer digitaler Berechnungen.Da FPGA-Designs sehr schnelle I/O-Raten und bidirektionale Daten verwendenBussewird es zu einer Herausforderung, das korrekte Timing gültiger Daten innerhalb der Setup- und Haltezeit zu überprüfen.

Bodenplanungermöglicht die Ressourcenzuweisung innerhalb von FPGAs, um diese Zeitbeschränkungen zu erfüllen.Mit FPGAs können beliebige logische Funktionen implementiert werdenASICkann aufführen.Die Möglichkeit, die Funktionalität nach dem Versand zu aktualisieren,Teilweise Neukonfigurationeines Teils des Designs^[17]und die geringen einmaligen Engineeringkosten im Vergleich zu einem ASIC-Design (trotz der allgemein höheren Stückkosten) bieten Vorteile für viele Anwendungen.^[1]

Einige FPGAs verfügen neben digitalen Funktionen auch über analoge Funktionen.Die gebräuchlichste analoge Funktion ist programmierbarAnstiegsgeschwindigkeitan jedem Ausgangspin, was es dem Ingenieur ermöglicht, niedrige Raten an leicht belasteten Pins einzustellen, was sonst der Fall wäreRingoderPaarinakzeptabel ist und höhere Raten an stark belasteten Pins auf Hochgeschwindigkeitskanälen eingestellt werden, die andernfalls zu langsam laufen würden.^[18][19]Häufig sind auch Quarz-Quarzoszillatoren, On-Chip-Widerstands-Kapazitäts-Oszillatoren undPhasenregelkreisemit eingebettetspannungsgesteuerte OszillatorenWird für die Takterzeugung und -verwaltung sowie für Hochgeschwindigkeits-Serialisierer-Deserialisierer (SERDES)-Sendetakte und die Wiederherstellung des Empfängertakts verwendet.Ziemlich häufig sind DifferenzialerkrankungenKomparatorenauf Eingangspins, die zum Anschließen vorgesehen sindDifferenzsignalisierungKanäle.Ein paar "gemischtes Signal„FPGAs“ verfügen über integrierte PeripheriegeräteAnalog-Digital-Wandler(ADCs) undDigital-Analog-Wandler(DACs) mit analogen Signalkonditionierungsblöcken, die ihnen den Betrieb als ermöglichenSystem-on-a-Chip(SoC).^[20]Solche Geräte verwischen die Grenze zwischen einem FPGA, das auf seiner internen programmierbaren Verbindungsstruktur digitale Einsen und Nullen trägt, undFeldprogrammierbares analoges Array(FPAA), das analoge Werte auf seiner internen programmierbaren Verbindungsstruktur überträgt.

Logikblöcke[bearbeiten]

Hauptartikel:Logikblock

Vereinfachte Beispieldarstellung einer Logikzelle (LUT –Nachschlagwerk, FA –Volladdierer, DFF –D-Typ-Flip-Flop)

Die gebräuchlichste FPGA-Architektur besteht aus einem Array vonLogikblöcke(je nach Hersteller als konfigurierbare Logikblöcke (CLBs) oder Logik-Array-Blöcke (LABs) bezeichnet),I/O-Padsund Routing-Kanäle.^[1]Generell haben alle Verlegekanäle die gleiche Breite (Anzahl der Drähte).Mehrere I/O-Pads können in die Höhe einer Zeile oder die Breite einer Spalte im Array passen.

„Eine Anwendungsschaltung muss in einem FPGA mit ausreichenden Ressourcen abgebildet werden.Während sich die Anzahl der erforderlichen CLBs/LABs und I/Os leicht anhand des Designs ermitteln lässt, kann die Anzahl der benötigten Routing-Spuren selbst zwischen Designs mit der gleichen Menge an Logik erheblich variieren.(Zum Beispiel aCrossbar-Schaltererfordert viel mehr Routing als asystolisches Arraymit der gleichen Toranzahl.Da ungenutzte Routing-Spuren die Kosten des Teils erhöhen (und die Leistung verringern), ohne irgendeinen Nutzen zu bieten, versuchen FPGA-Hersteller, gerade so viele Spuren bereitzustellen, dass die meisten Designs in Bezug darauf passenNachschlagetabellen(LUTs) und I/Os können seingeroutet.Dies wird durch Schätzungen, wie sie aus abgeleitet wurden, ermitteltMietregeloder durch Experimente mit bestehenden Designs.“^[21]Ab 2018,Netzwerk-on-ChipArchitekturen für Routing und Interconnection werden entwickelt.^{[Zitat erforderlich]}

Im Allgemeinen besteht ein Logikblock aus wenigen logischen Zellen (genannt ALM, LE, Slice usw.).Eine typische Zelle besteht aus einer LUT mit 4 Eingängen, aVolladdierer(FA) und aD-Typ-Flip-Flop.Diese können in zwei LUTs mit 3 Eingängen aufgeteilt werden.Innormaler ModusDiese werden durch die erste zu einer LUT mit 4 Eingängen kombiniertMultiplexer(Mux).InArithmetikIm Modus werden ihre Ausgänge dem Addierer zugeführt.Die Auswahl des Modus wird in den zweiten Multiplexer programmiert.Die Ausgabe kann entweder seinsynchronoderasynchron, abhängig von der Programmierung des dritten Mux.In der Praxis handelt es sich dabei um ganze oder Teile des Addierersals Funktionen gespeichertin die LUTs einfügen, um sie zu speichernRaum.^[22][23][24]

Harte Blöcke[bearbeiten]

Moderne FPGA-Familien erweitern die oben genannten Fähigkeiten um eine auf Silizium fixierte höhere Funktionalität.Durch die Einbettung dieser gemeinsamen Funktionen in die Schaltung wird die benötigte Fläche reduziert und die Geschwindigkeit dieser Funktionen erhöht sich im Vergleich zum Aufbau aus logischen Grundelementen.Beispiele hierfür sindMultiplikatoren, generischDSP-Blöcke,eingebettete Prozessoren, Hochgeschwindigkeits-I/O-Logik und eingebettetErinnerungen.

High-End-FPGAs können eine hohe Geschwindigkeit enthaltenMulti-Gigabit-TransceiverUndharte IP-Kernewie zum BeispielProzessorkerne,Ethernet mittlere Zugangskontrolleinheiten,PCI/PCI-ExpressController und externe Speichercontroller.Diese Kerne existieren neben der programmierbaren Struktur, sind aber aus ihr aufgebautTransistorenAnstelle von LUTs haben sie also ASIC-EbeneLeistungUndEnergieverbrauchohne nennenswerte Mengen an Fabric-Ressourcen zu verbrauchen, so dass mehr Fabric für die anwendungsspezifische Logik frei bleibt.Die Multi-Gigabit-Transceiver enthalten außerdem leistungsstarke analoge Eingangs- und Ausgangsschaltkreise sowie Hochgeschwindigkeits-Serialisierer und -Deserialisierer, Komponenten, die nicht aus LUTs aufgebaut werden können.Funktionen der physikalischen Schicht (PHY) auf höherer Ebene, zZeilenkodierungAbhängig vom FPGA kann es neben den Serialisierern und Deserialisierern in harter Logik implementiert sein oder auch nicht.