XC7Z030-2FFG676I – Integrierte Schaltkreise (ICs), eingebettet, System-on-Chip (SoC)

Anwendungsprozessoreinheit (APU)

Zu den Hauptmerkmalen der APU gehören:

• Dual-Core- oder Single-Core-ARM-Cortex-A9-MPCores.Zu den mit jedem Kern verbundenen Funktionen gehören:

• 2,5 DMIPS/MHz

• Betriebsfrequenzbereich:

- Z-7007S/Z-7012S/Z-7014S (Drahtbond): Bis zu 667 MHz (-1);766 MHz (-2)

- Z-7010/Z-7015/Z-7020 (Drahtbond): Bis zu 667 MHz (-1);766 MHz (-2);866 MHz (-3)

- Z-7030/Z-7035/Z-7045 (Flip-Chip): 667 MHz (-1);800 MHz (-2);1 GHz (-3)

- Z-7100 (Flip-Chip): 667 MHz (-1);800 MHz (-2)

• Möglichkeit zum Betrieb im Einzelprozessor-, symmetrischen Doppelprozessor- und asymmetrischen Doppelprozessormodus

• Gleitkomma mit einfacher und doppelter Genauigkeit: jeweils bis zu 2,0 MFLOPS/MHz

• NEON-Medienverarbeitungs-Engine für SIMD-Unterstützung

• Thumb®-2-Unterstützung für Codekomprimierung

• Caches der Ebene 1 (getrennte Anweisungen und Daten, jeweils 32 KB)

- 4-Wege-Set-Assoziativ

- Nicht blockierender Datencache mit Unterstützung für jeweils bis zu vier ausstehende Lese- und Schreibfehler

• Integrierte Speicherverwaltungseinheit (MMU)

• TrustZone® für den Betrieb im sicheren Modus

• Accelerator Coherency Port (ACP)-Schnittstelle, die kohärente Zugriffe vom PL auf den CPU-Speicherplatz ermöglicht

• Einheitlicher Level-2-Cache (512 KB)

• 8-Wege-Set-Assoziativ

• TrustZone aktiviert für sicheren Betrieb

• On-Chip-RAM mit zwei Ports (256 KB)

• Zugriff über CPU und programmierbare Logik (PL)

• Entwickelt für Zugriffe mit geringer Latenz von der CPU

• 8-Kanal-DMA

• Unterstützt mehrere Übertragungstypen: Speicher-zu-Speicher, Speicher-zu-Peripheriegerät, Peripheriegerät-zu-Speicher und Scatter-Gather

• 64-Bit-AXI-Schnittstelle, die DMA-Übertragungen mit hohem Durchsatz ermöglicht

• 4 Kanäle für PL

• TrustZone aktiviert für sicheren Betrieb

• Dual-Register-Zugriffsschnittstellen erzwingen die Trennung zwischen sicheren und nicht sicheren Zugriffen

• Interrupts und Timer

• Allgemeiner Interrupt-Controller (GIC)

• Drei Watchdog-Timer (WDT) (einer pro CPU und ein System-WDT)

• Zwei Dreifach-Timer/Zähler (TTC)

• CoreSight-Debug- und Trace-Unterstützung für Cortex-A9

• Programm-Trace-Makrozelle (PTM) für Anweisungen und Trace

• Cross-Trigger-Schnittstelle (CTI), die Hardware-Breakpoints und Trigger ermöglicht